婷婷五月情,国产精品久久久久久亚洲小说,runaway韩国电影免费完整版,国产乱在线观看视频,日韩精品首页,欧美在线视频二区

歡迎光臨中圖網 請 | 注冊

包郵 數字電路應用

出版社：上海大學出版社出版時間：2015-11-01
開本： 16開 頁數： 224
本類榜單：教材銷量榜
中 圖 價:¥13.9(3.7折) 定價  ¥38.0 登錄后可看到會員價
加入購物車 收藏
開年大促， 全場包郵
?新疆、西藏除外
溫馨提示：5折以下圖書主要為出版社尾貨，大部分為全新（有塑封/無塑封），個別圖書品相8-9成新、切口
有劃線標記、光盤等附件不全詳細品相說明>>
本類五星書更多>

數字電路應用 版權信息

數字電路應用 本書特色

唐智杰、朱方文編*的《數字電路應用》以“從基礎理論出發，以實際應用為切入點，教學與實踐相結合”為主線，采用從簡單到復雜，從一般到特殊的演繹方法，主要講述數字電路基礎知識、大規模集成電路設計與應用、Verilog HDL語言設計方法和 Quartus Ⅱ應用軟件的使用技術。同時，本教材引進實例設計與實驗環節，方便有效地通過計算機來實現多個實例的設計與驗證，加深學生對概念、方法和應用技巧的理解，并能夠加以應用。本教材結構清楚、層次分明、重點突出，注重理論與實踐相結合。
本教材可作為高等工科院校電子技術、自動控制及相近專業本科高年級學生和研究生的教材，也作為廣大科研工作者、工程技術人員以及高等院校教師的參考書。

數字電路應用 內容簡介

本書主要講述數字電路基礎知識、大規模集成電路設計與應用、Verilog HDL語言設計方法和Quartus Ⅱ應用軟件的使用技術。全書分為八章，內容包括：數字電路基礎、邏輯電路、大規模數字集成電路、基礎應用實例等。

數字電路應用 目錄

第1章 緒論 1.1 什么是數字電路 1.2 數字電路的發展及應用 1.3 數字電路設計方法 1.4 課程應用模型第2章 數字電路基礎 2.1 數制和碼制 2.1.1 基本概念 2.1.2 二進制與十進制 2.1.3 八進制與十六進制 2.1.4 碼制 2.2 邏輯代數基礎 2.2.1 邏輯運算 2.2.2 基本規則 2.3 邏輯函數 2.3.1 邏輯函數及其表示方法 2.3.2 邏輯函數的標準形式 2.3.3 邏輯函數的代數化簡 2.3.4 卡諾圖化簡法 習題第3章 邏輯電路 3.1 門電路 3.1.1 基本門電路 3.1.2 常用集成門電路 3.2 組合邏輯電路 3.2.1 組合電路的分析和設計 3.2.2 組合邏輯電路的競爭與冒險 3.2.3 常用的集成組合邏輯電路 3.3 時序邏輯電路 3.3.1 觸發器 3.3.2 典型觸發器 3.3.3 典型集成觸發器 3.3.4 時序邏輯電路的分類 3.3.5 同步時序邏輯電路分析與設計 3.3.6 異步時序邏輯電路的分析與設計 3.3.7 計數器 3.3.8 寄存器 習題第4章 大規模數字集成電路 4.1 半導體存儲器 4.1.1 只讀存儲器 4.1.2 隨機存儲器 4.2 可編程邏輯器件 4.2.1 簡單可編程邏輯器件 4.2.2 復雜可編程邏輯器件(CPLD) 4.2.3 現場可編程門陣列(FPGA) 4.3 常用CPLD/FPGA器件 4.3.1 Altera公司產品 4.3.2 Xilinx公司產品 4.3.3 Lattice公司產品 習題第5章 Verilog HDL數字設計基礎 5.1 Verilog HDL簡介 5.2 語法基本要素 5.3 模塊的結構 5.3.1 模塊的介紹 5.3.2 模塊的調用 5.4 數據類型與表達式 5.4.1 線網型變量 5.4.2 寄存器型變量 5.5 運算符 5.5.1 操作數 5.5.2 Verilog HDL的運算符 5.6 賦值語句 5.6.1 連續賦值語句 5.6.2 線網聲明賦值 5.6.3 過程賦值語句 5.7 結構說明語句 5.8 條件語句 5.8.1 if-else語句 5.8.2 case語句 5.9 循環語句 5.9.1 forever循環語句 5.9.2 repeat循環語句 5.9.3 While循環語句 5.9.4 for循環語句 5.10 塊語句 5. 10.1 順序語句塊 5. 10.2 并行語句塊 5.11 結構語句 5.11.1 initial語句 5.11.2 always語句 5.12 系統任務 5.12.1 任務 5.12.2 任務定義 5.12.3 任務調用 5.13 函數語句 5.13.1 函數定義 5.13.2 函數調用 5.13.3 函數的使用規則 5.13.4 task和function的區別 5.14 常用的系統任務和函數 5.14.1 $display和$write 5.14.2 系統任務$monitor 5.14.3 系統函數$time和$realtime 5.14.4 系統任務$finish和$stop 5.14.5 系統任務$readmem 5.14.6 系統任務$random 5.14.7 文件輸入／輸出任務 5.15 編譯預處理 5.15.1 'define和'undef. 5.15.2 'ifdef、'else和'endif 5.15.3 'default_nettype 5.15.4 'include- 5.15.5 'resetall 5.15.6 'timescale 5.15.7 'unconnected_drive和'nounconnected_driw 習題第6章 Quartus Ⅱ功能及應用 6.1 Quartus Ⅱ軟件簡介及特點 6.2 Quartus Ⅱ軟件開發流程 6.2.1 設計輸入 6.2.2 綜合 6.2.3 布局布線 6.2.4 編譯和配置 6.2.5 仿真 6.2.6 調試 6.2.7 系統級設計 6.3 Quartus Ⅱ軟件的使用舉例 6.3.1 創建Quartus Ⅱ工程 6.3.2 設計輸入 6.3.3 工程配置及時序約束 6.3.4 編譯 6.3.5 器件與引腳設定 6.3.6 功能仿真 6.3.7 時序仿真 6.3.8 機器編程和配置 6.4 Quartus Ⅱ下載及安裝建議第7章 基礎應用實例 7.1 基本門電路設計實例 7.1.1 基本邏輯門 7.1.2 三態門電路 7.1.3 總線緩沖器 7.2 組合邏輯電路設計實例 7.2.1 邏輯函數的實現 7.2.2 多路數據選擇器 7.2.3 數據分配器 7.2.4 比較器 7.2.5 優先編碼器 7.2.6 3線-8線譯碼器 7.2.7 BCD-七段顯示譯碼器 7.2.8 碼制轉換器 7.3 加法器 7.3.1 半加器 7.3.2 全加器 7.4 減法器 7.4.1 半減器 7.4.2 全減器 7.5 時序邏輯電路設計實例 7.5.1 觸發器 7.5.2 計數器 7.5.3 寄存器 7.5.4 移位寄存器第8章 高級應用實例 8.1 投票表決器 8.1.1 功能要求 8.1.2 設計實現 8.1.3 仿真結果 8.2 序列信號發生器 8.2.1 功能要求 8.2.2 設計實現 8.2.3 仿真結果 8.3 分頻器 8.3.1 功能要求 8.3.2 設計實現 8.3.3 仿真結果 8.4 交通燈控制器 8.4.1 功能要求 8.4.2 設計實現 8.4.3 仿真結果 8.5 顆粒物罐裝系統 8.5.1 功能要求 8.5.2 設計實現 8.5.3 仿真結果附錄A 參考系統硬件原理圖附錄B 參考系統管腳對應表參考文獻第1章 緒論 1.1 什么是數字電路 1.2 數字電路的發展及應用 1.3 數字電路設計方法 1.4 課程應用模型 第2章 數字電路基礎 2.1 數制和碼制 2.1.1 基本概念 2.1.2 二進制與十進制 2.1.3 八進制與十六進制 2.1.4 碼制 2.2 邏輯代數基礎 2.2.1 邏輯運算 2.2.2 基本規則 2.3 邏輯函數 2.3.1 邏輯函數及其表示方法 2.3.2 邏輯函數的標準形式 2.3.3 邏輯函數的代數化簡 2.3.4 卡諾圖化簡法 習題 第3章 邏輯電路 3.1 門電路 3.1.1 基本門電路 3.1.2 常用集成門電路 3.2 組合邏輯電路 3.2.1 組合電路的分析和設計 3.2.2 組合邏輯電路的競爭與冒險 3.2.3 常用的集成組合邏輯電路 3.3 時序邏輯電路 3.3.1 觸發器 3.3.2 典型觸發器 3.3.3 典型集成觸發器 3.3.4 時序邏輯電路的分類 3.3.5 同步時序邏輯電路分析與設計 3.3.6 異步時序邏輯電路的分析與設計 3.3.7 計數器 3.3.8 寄存器 習題 第4章 大規模數字集成電路 4.1 半導體存儲器 4.1.1 只讀存儲器 4.1.2 隨機存儲器 4.2 可編程邏輯器件 4.2.1 簡單可編程邏輯器件 4.2.2 復雜可編程邏輯器件(CPLD) 4.2.3 現場可編程門陣列(FPGA) 4.3 常用CPLD/FPGA器件 4.3.1 Altera公司產品 4.3.2 Xilinx公司產品 4.3.3 Lattice公司產品 習題 第5章 Verilog HDL數字設計基礎 5.1 Verilog HDL簡介 5.2 語法基本要素 5.3 模塊的結構 5.3.1 模塊的介紹 5.3.2 模塊的調用 5.4 數據類型與表達式 5.4.1 線網型變量 5.4.2 寄存器型變量 5.5 運算符 5.5.1 操作數 5.5.2 Verilog HDL的運算符 5.6 賦值語句 5.6.1 連續賦值語句 5.6.2 線網聲明賦值 5.6.3 過程賦值語句 5.7 結構說明語句 5.8 條件語句 5.8.1 if-else語句 5.8.2 case語句 5.9 循環語句 5.9.1 forever循環語句 5.9.2 repeat循環語句 5.9.3 While循環語句 5.9.4 for循環語句 5.10 塊語句 5. 10.1 順序語句塊 5. 10.2 并行語句塊 5.11 結構語句 5.11.1 initial語句 5.11.2 always語句 5.12 系統任務 5.12.1 任務 5.12.2 任務定義 5.12.3 任務調用 5.13 函數語句 5.13.1 函數定義 5.13.2 函數調用 5.13.3 函數的使用規則 5.13.4 task和function的區別 5.14 常用的系統任務和函數 5.14.1 $display和$write 5.14.2 系統任務$monitor 5.14.3 系統函數$time和$realtime 5.14.4 系統任務$finish和$stop 5.14.5 系統任務$readmem 5.14.6 系統任務$random 5.14.7 文件輸入／輸出任務 5.15 編譯預處理 5.15.1 'define和'undef. 5.15.2 'ifdef、'else和'endif 5.15.3 'default_nettype 5.15.4 'include- 5.15.5 'resetall 5.15.6 'timescale 5.15.7 'unconnected_drive和'nounconnected_driw 習題 第6章 Quartus Ⅱ功能及應用 6.1 Quartus Ⅱ軟件簡介及特點 6.2 Quartus Ⅱ軟件開發流程 6.2.1 設計輸入 6.2.2 綜合 6.2.3 布局布線 6.2.4 編譯和配置 6.2.5 仿真 6.2.6 調試 6.2.7 系統級設計 6.3 Quartus Ⅱ軟件的使用舉例 6.3.1 創建Quartus Ⅱ工程 6.3.2 設計輸入 6.3.3 工程配置及時序約束 6.3.4 編譯 6.3.5 器件與引腳設定 6.3.6 功能仿真 6.3.7 時序仿真 6.3.8 機器編程和配置 6.4 Quartus Ⅱ下載及安裝建議 第7章 基礎應用實例 7.1 基本門電路設計實例 7.1.1 基本邏輯門 7.1.2 三態門電路 7.1.3 總線緩沖器 7.2 組合邏輯電路設計實例 7.2.1 邏輯函數的實現 7.2.2 多路數據選擇器 7.2.3 數據分配器 7.2.4 比較器 7.2.5 優先編碼器 7.2.6 3線-8線譯碼器 7.2.7 BCD-七段顯示譯碼器 7.2.8 碼制轉換器 7.3 加法器 7.3.1 半加器 7.3.2 全加器 7.4 減法器 7.4.1 半減器 7.4.2 全減器 7.5 時序邏輯電路設計實例 7.5.1 觸發器 7.5.2 計數器 7.5.3 寄存器 7.5.4 移位寄存器 第8章 高級應用實例 8.1 投票表決器 8.1.1 功能要求 8.1.2 設計實現 8.1.3 仿真結果 8.2 序列信號發生器 8.2.1 功能要求 8.2.2 設計實現 8.2.3 仿真結果 8.3 分頻器 8.3.1 功能要求 8.3.2 設計實現 8.3.3 仿真結果 8.4 交通燈控制器 8.4.1 功能要求 8.4.2 設計實現 8.4.3 仿真結果 8.5 顆粒物罐裝系統 8.5.1 功能要求 8.5.2 設計實現 8.5.3 仿真結果 附錄A 參考系統硬件原理圖 附錄B 參考系統管腳對應表 參考文獻 信息
展開全部
商品評論(0條)
暫無評論……
書友推薦
本類暢銷
返回頂部
中圖網
在線客服
主站蜘蛛池模板： 国产网站在线 | 久久精品a一国产成人免费网站 | 丁香九月婷 | 国产精品综合视频 | 精品综合网 | 久久国产亚洲精品麻豆 | 欧美图片自拍偷拍 | 91九色网址 | 99免费在线观看视频 | 五月丁开婷婷 | 日本中文字幕永久在线 | 五月激激激综合网色播免费 | 99精品在线视频 | 久久久青草 | 久久98| 四虎影院色 | 奇米网在线视频 | 免费国产成人高清网站app | 9久久这里只有精品国产 | 无限影院官网 | 奇米网在线视频 | 国产视频久久 | 国产一区二区三区久久精品 | 日产精品一区二区 | 国产欧美日韩综合精品一区二区三区 | 青草导航| 国产一级电影 | 狠狠综合久久久久尤物丿 | 亚洲精品在线不卡 | 国产成人久久 | 成人综合婷婷国产精品久久免费 | 天天色天天碰 | 精品伊人久久久久7777人 | 99精品视频在线观看re | 日本丶国产丶欧美色综合 | 丁香婷婷激情 | 精品一区二区三区三区 | 激情综合网色播五月 | 国产亚洲欧美日韩俺去了 | 四虎精品影院4hutv四虎 | 99精品国产免费久久久久久下载 |